總部位於美國加州聖荷西（San Jose）的半導體技術供應商 QuickLogic，於 2026 年 9 月 2 日正式宣布，推出針對格羅方德（GlobalFoundries，簡稱 GF）12LP 製程節點所開發的次世代嵌入式現場可程式化邏輯閘陣列（Embedded FPGA，簡稱 eFPGA）硬體矽智財（Hard IP）。此次發布的技術方案，旨在為全球晶片設計人員提供更高效能與面積優化的解決方案，進一步擴展其在可程式化邏輯領域的技術版圖，並滿足市場對於複雜晶片設計日益增長的需求。
此次推出的全新 eFPGA 硬體矽智財，是基於 QuickLogic 長期累積且經過矽驗證（Silicon-proven）的技術基礎進行升級。該技術方案在效能表現與晶片面積效率上均有顯著提升，能夠支援超過 25 萬個查找表（Look-Up Tables，簡稱 LUTs）的規模。這項突破性的擴展能力，讓設計人員能夠在單一晶片中整合更為複雜的邏輯運算功能，有效應對當前物聯網（IoT）、邊緣運算（Edge Computing）以及各類工業應用中，對於高密度邏輯處理能力的嚴苛要求。
除了規模的擴展外，QuickLogic 在此次升級中特別強化了數位訊號處理（Digital Signal Processing，簡稱 DSP）的功能。透過優化後的 DSP 架構，該 eFPGA 硬體矽智財能更有效率地處理高速數據流與複雜的數學運算任務。對於需要即時訊號處理的應用場景而言，這項改進不僅能提升整體系統的運算吞吐量，還能透過更精簡的邏輯資源配置，降低晶片整體的功耗與面積佔用，為客戶提供更具競爭力的系統單晶片（System-on-Chip，簡稱 SoC）設計選擇。
強化安全性與可靠性監控
在現代晶片設計中，安全性與可靠性已成為不可或缺的核心要素。QuickLogic 在本次發布的次世代 eFPGA 硬體矽智財中，新增了選配的配置位元健康監控（Configuration Bit Health Monitoring）功能。這項技術旨在即時偵測並監控可程式化邏輯配置的完整性，確保晶片在運作過程中不會因為配置資料的異常而導致系統故障。對於部署在嚴苛環境或對安全性有高度要求的關鍵基礎設施應用而言，此項功能提供了額外的防護層，顯著提升了系統的長期運作穩定性。
隨著半導體製程技術不斷演進，設計人員對於矽智財的靈活性與可靠性要求也隨之提高。QuickLogic 透過與格羅方德 12LP 製程的深度整合，確保了該硬體矽智財在生產製造階段的穩定性與良率。這項選配的監控機制，不僅體現了公司對於產品品質的嚴格把關，也反映了市場對於晶片生命週期管理（Lifecycle Management）的重視。透過將此類監控功能直接內建於 eFPGA 架構中，設計人員能夠在不犧牲效能的前提下，大幅簡化系統級的故障診斷與維護流程。
產業影響與未來市場展望
QuickLogic 此次針對格羅方德 12LP 製程所推出的解決方案，不僅鞏固了其在 eFPGA 市場的領導地位，也為全球晶片設計生態系帶來了新的動能。隨著人工智慧（Artificial Intelligence，簡稱 AI）與機器學習（Machine Learning，簡稱 ML）技術在各行各業的廣泛應用，市場對於可靈活調整邏輯架構的晶片需求正持續攀升。QuickLogic 透過提供經過驗證且具備高度擴展性的硬體矽智財，協助客戶縮短產品上市時間（Time-to-Market），並降低開發複雜 SoC 的技術門檻。
展望未來，隨著邊緣運算裝置的普及，晶片設計將朝向更高度客製化與功能整合的方向發展。QuickLogic 的次世代 eFPGA 技術，憑藉其在 LUTs 規模、DSP 效能及配置安全監控方面的綜合優勢，預計將在未來的晶片設計競賽中扮演關鍵角色。該公司持續深耕矽智財領域，不僅展現了其技術研發的深度，也為半導體產業在面對製程微縮挑戰時，提供了靈活且高效的解決方案，持續推動產業在高效能運算與智慧化應用領域的創新發展。
Newsflash | Powered by GeneOnline AI
For any suggestion and feedback, please contact us.
原始資料來源: GO-AI-6號機
Date: September 2, 2026